잇!(IT) 블로그

2NANDSchematic 2NAND는 2개의 병렬 PMOS와 2개의 직렬 NMOS로 이루어져 있다.Simulation 최적의 값을 찾기 위해 위와 같이 범위의 측정 해상도 및 스텝 크기를 줄여 나가며 최적의 값을 찾아 나간다.임의의 NMOS Length : 100n / Width : 1u일 때 PMOS의 (Length : 100n일 때) Width는 2.53u가 최적임을 알 수 있다.Stick Diagram Stick Diagram은 위와 같이 그릴 수 있다. VOUT을 최소화 하는 것이 Layout을 설계할 때 유리하다.PMOS의 경우 병렬을 이루기 때문에 두개의 PMOS가 하나의 VOUT을 공통으로 가지기 때문에 하나의 VOUT으로 연결할 수 있다.LayoutSimulation을 통해 최적의 값을 ..

■ CACHE 구조 https://insoobaik.tistory.com/661 Cache 구조 및 동작 원리보호되어 있는 글입니다. 내용을 보시려면 비밀번호를 입력하세요.insoobaik.tistory.comCACHE에 대한 내용은 위 글을 참조하길 바랍니다.■ Block Diagram■ 설계 조건  및 입/출력 Port - 설계 조건 Block size = 4BMemory size = 256B (64 Blocks)Cache size = 16B (4 Sets)Write-backreq & ack handshakingOne req at a time - 입/출력 Port - clk : 동기화를 위한 Clock 신호를 전달하기 위한 Port- rstn : 비동기 reset을 위한 Port - i_cpu_req..