Setup Time과 Hold Time은 디지털 회로에서 Filo Flop이 데이터를 안정적으로 샘플링하고 저장하기 위해 필요한 중요한 타이밍 제약이다.Setup TimeSetup Time은 Clock의 활성 엣지가 발생하기 전에 입력 데이터가 안정적으로 유지되어야 하는 최소 시간을 의미한다. FF이 데이터를 제대로 샘플링하려면, Clock 신호가 Edge에 도달하기 전에 입력 데이터가 미리 정해진 시간 동안 안정적인 상태를 유지해야 한다. Hold TimeHold Time은 Clock의 활성 엣지가 발생한 후에도 입력 데이터가 안정적으로 유지되어야 하는 최소 시간을 의미한다. Clock Edge가 발생한 후 즉시 데이터가 변하면, FF은 데이터를 잘못 샘플링할 수 있기 때문에 일정 시간 동안 데이터를 ..
