NAND는 Flash Memory와 같은 대용량 저장 장치에서 널리 사용된다.
DRAM보다 속도가 10000배정도 느리지만 집적도가 높다는 장점있다.
■ NAND Cell 구조
NAND Cell은 위 그림처럼 우리가 아는 NMOS 트랜지스터와 Floating Gate를 포함한 구조로 이루어져 있다.
Floating Gate : Memory Cell의 저장 공간 역할을 하며, 전하를 저장할 수 있는 공간이다.
1. Floating Gate에 전자가 저장되어 있는 상태 (논리 0)
Floating Gate에 전자가 저장된 상태를 Programming된 상태라고 한다. Floating Gate에 전자가 저장되어 있을 경우 트랜지스터의 Vth(문턱전압)이 상승하게 된다. Vth가 높다는 의미는 NMOS를 동작시키기 위한 전압이 상승한다는 의미이기 때문에 논리적으로 0인 상태를 의미한다.
2. Floating Gate에 전자가 저장되어 있지 않은 상태 (논리 1)
Floating Gate에 전자가 저장되어 있지 않은 상태를 Erase된 상태라고 한다. Floating Gate에 전자가 저장되어 있지 않은 경우 기존의 기존의 NMOS 동작 방식과 유사하게 동작한다. Floating Gate에 전자가 저장되어 있지 않으면 전자가 차 있는 상태에 비해 상대적으로 Vth가 낮고, 기존의 NMOS의 Vth의 값과 유사하다.
Control Gate : Floating Gate 위에 위치하며, Floating Gate에 인가되는 전압을 조절하여, 전하가 Floating Gate 주입되거나 방출될 수 있도록 한다.
■ NAND Cell 동작
- Write
1. Control Gate - Vcc / Substrate - 0V
1.의 경우 전위차로 인해 Floating Gate에 Tunneling 현상에 의해 전자가 이동하게 된다. 즉, Programming되었다고 하며, Floating Gate에 전자가 저장된 상태는 문턱전압이 높아졌기 때문에 논리적으로 0인 상태이다.
2. Control Gate - 0V / Substrate - Vcc
2.의 경우 마찬가지로 전위차로 인해 Floating Gate에 전자가 저장되어 있을 경우 Tunneling 현상에 의해 전자가 Substrate쪽으로 이동한다. Floating Gate에 전자가 저장되어 있지 않으면 (전자가 저장되어 있을 때보다) 문턱전압이 낮아지고 기존의 NMOS와 유사하게 동작하기 때문에 논리적으로 1인 상태다.
3. Control Gate, Substrate - 동일 전압
3.의 경우 Control Gate와 Substrate에 동일 전압이 걸리게될 경우 전압차가 발생하지 않기 때문에 Floating Gate는 기존의 전자를 그대로 유지하기 때문에 기존에 저장된 값을 그대로 유지하게 된다.
- Read
Read의 경우 아래에서 자세하게 설명하겠지만 기본적으로 Floating Gate의 저장되어 있는 전자 상태에 따라 문턱 전압이 달라지기 때문에 Channel이 형성되기 위한 전압이 다르게 때문에 기존의 NMOS의 Vth에 해당하는 전압을 가했을 때 Channel을 통해 전류가 흐르면 1, 흐르지 않으면 0임을 읽을 수 있다.
■ NAND Flash Memory
NAND Flash Memory는 위에서 설명한 NAND Cell들이 여러개 붙어있는 구조로 이루어져 있다. 위와 같이 NAND Cell들의 직렬 연결을 String이라고 한다.
각 String들은 Bit Line에 연결되어 있고 위와 같이 여러개의 String들이 모여 하나의 Block을 구성한다. 또 각 Bit Line은 Source Line을 통해 연결되어 있다.
각 String은 Bit Line에 연결되어 있고, Word Line을 통해 각 Bit Line의 같은 위치에 있는 Cell들이 연결되어 있다.
Word Line에 의해 공유되어 있는 Cell들의 집합을 Page라고 한다. 위 그림에서 파란색 부분을 의미한다.
NAND Flash Memory에 Data를 Read, Wrtie 할 때 Page 단위로 이루어 지며, Read Write하는 방식은 위에서 설명해놓았다.
■ NAND Flash Memory Read, Wrtie
- Read 동작
1. Word Line 선택 : 특정 Cell의 상태를 읽기 위해 해당 Cell이 위치한 Word Line에 전압을 인가한다. 이때 전달되는 전압은 Vth 근처의 전압이 전달된다. 그 외 나머지 Word Line에는 충분히 높은 전압을 인가한다.(이 때 충분한 전압이란 Tunneling으로 인해 Floating Gate에 전자가 이동되지 않는 전압) 충분한 전압이 인간된 Word Line의 Cell들은 Channel이 형성되어 전류가 흐르게 된다.
2. Bit Line 감지 : 각 Word Line 전압이 걸린 상태에서 Bit Line을 통해 결과를 확인한다. 특정 Cell을 제외한 모든 Cell들은 Channel이 형성되어 전류가 흐를 수 있는 상태다. 이 때 2.1. 특정 Cell의 Floating Gate에 전자가 저장되어 있다면 해당 Cell은 Channel 형성이 되지 않아 해당 Bit Line은 0의 값을 전달 받게 될 것이다. Floating Gate에 전자가 저장되어 있지 않다면 해당 Cell은 다른 Cell과 동일하게 Channel이 형성되어 Bit Line을 통해 1의 값을 전달 받게 될 것이다.
- Write 동작
위에서 NAND Cell에 값을 저장하는 방식과 유사하다.
Word Line을 통해 Tunneling이 발생할 정도의 전압을 인가하게 되면 해당 Word Line에 존재하는 모든 Cell은 Tunneling이 발생하여 Floating Gate에 전자가 저장된다.
위 경우 Word Line에 존재하는 모든 Cell에 저장되기 때문에 특정 Cell에 저장하는 것이 불가능하기 때문에 각 각 Bit Line을 조절해서 Write를 원치 않는 Bit Line에 Word Line에 인가한 전압과 동일한 전압을 인가하면 전압차이가 발생하지 않기 때문에 해당 Cell에는 아무런 일이 일어나지 않게 된다.
(위 그림을 통해 보게되면 Bit Line을 선택하는 방법은 String Select Line이라고 별도로 존재한다. 이 선에 대해서는 추후에 추가로 알아보도록 하겠다.)
'Semiconductor, Embedded > 0. Digital, Analog, 회로 이론' 카테고리의 다른 글
| I2C 구조 및 동작 원리 (0) | 2024.08.14 |
|---|---|
| CPU 구조 및 동작 원리 (1) (0) | 2024.08.13 |
| DRAM 구조 및 동작 원리 (2) (0) | 2024.08.09 |
| DRAM 구조 및 동작 원리 (1) (0) | 2024.08.02 |
| Cache 구조 및 동작 원리 (0) | 2024.08.01 |