DRAM 구조 및 동작 원리 (1)

DRAM (Dynamic Random Access Memory)

 

DRAM은 캐패시터와 트랜지스터로 이루어져 있으며, 6개의 트랜지스터를 사용하는 SRAM보다 처리 속도는 느리지만 구조가 단순하고, 최대한 많은 용량을 저장하기 위해 만들어졌다.

 

■ DRAM의 구성 요소

1. 캐패시터 : 전하를 저장하여 데이터 비트(0 또는 1)을 저장한다.

2. 트랜지스터 : 스위치 역할을 하여 캐패시터의 전하를 읽거나 쓸 수 있도록 한다.

 

■ DRAM의 주요 특징

- 휘발성 메모리 : 전원이 공급되는 동안에만 데이터를 유지한다. 전원이 꺼지면 저장된 데이터는 소멸된다.

- 고밀도 : 다른 메모리 기술에 비해 데이터 저장 밀도가 높다.

- 주기적인 Refresh 필요 : 캐패시터의 전하가 자연적으로 소멸되기 때문에 데이터를 유지하기 위해 주기적으로 Refresh 작업이 필요하다.

---

■ DRAM의 동작 원리

1. Standby(대기)

2. Read(읽기)

3. Write(쓰기)

 

---

1. Standby(대기)

- WL이 0V로 설정되어 트랜지스터가 꺼져 있는 상태를 의미한다.

- 캐패시터는 이전에 저장된 전하를 유지한다. (0 or 1 or 1/2Vcc)

- BL은 1/2Vcc Precharge 상태를 유지한다.

- 캐패시터에 데이터가 기록되지 않은 경우, 초기 상태일 때는 보통 1/2Vcc 전압을 유지한다.

---

2. Read(읽기)

- WL이 높은 전압으로 설정되어 트랜지스터가 켜진다.

- 캐패시터와 BL이 연결되면서 전압이 평형을 이루게 된다.

   - 캐패시터에 데이터가 기록된 경우 :

1. 만약 Vcc의 전압이 캐패시터에 저장되어 있었다면(1의 신호가 저장된 상태) BL은 1/2Vcc에서 전압이 상승하게 될 것이고 sense amp에 의해 전압 상승이 증폭되어 BL도 1의 신호를 가지게 된다.

2. 만약 캐패시터에 0V가 저장되어 있는 상태라면(0의 신호가 저장된 상태) BL은 1/2Vcc에서 전압이 하강하게 될 것이고 sense amp에 의해 전압 하강이 증폭되어 BL도 0의 신호를 가지게 된다.

   - 캐패시터에 데이터가 기록되지 않은 경우 : 캐패시터가 1/2Vcc를 유지하고 있다면, BL 전압 변화는 거의 없다.

- BL의 전압 변화를 감지하고 이를 증폭하여 Data Bit를 0 or 1을 판독한다.

   - BL의 전압 변화가 미미하면, 캐패시터에 데이터가 기록되지 않았음을 의미한다.

- Read 과정에서 캐패시터의 전하가 일부 소실될 수 있으므로, 센스 앰프는 판독된 데이터를 다시 캐패시터에 써서 원래 상태로 복원한다.

---

3. Write(쓰기)

- WL이 높은 전압으로 설정되어 트랜지스터가 켜진다.

- 캐패시터와 BL이 연결되면서 BL 전압에 따라 캐패시터의 전압이 0 or 1로 변하게 된다.

   - BL이 VDD를 인가하면 캐패시터가 충전되어 1의 정보가 저장된다.

   - BL이 0V를 인가하면 캐패시터가 방전되어 0의 정보가 저장된다.

---

■ Refresh

DRAM 셀은 일정 시간이 지나면 캐패시터의 전하가 소실될 수 있다. 이를 방지하기 위해 주기적으로 refresh 동작을 수행하여 캐패시터의 전하를 보충해야 한다.

 

Refresh 과정

1. WL 활성화 : WL를 활성화하여 BL과 캐패시터를 연결한다.

2. 센스 앰프 증폭 : 각 BL의 전압 변화를 감지하여 원래 데이터를 판독하고, 이를 증폭하여 BL의 전압을 다시 설정한다.

3. 데이터 복원 : 판독된 데이터를 다시 캐패시터에 써서 원래 데이터를 복원한다.

---

이미지 출처 : https://onstory24.tistory.com/entry/DRAM%EC%9D%B4%EB%9E%80DRAM%EB%8F%99%EC%9E%912