SRAM 구조 및 동작 원리

SRAM (Static Random Access Memor)

 

전원이 공급되는 한 데이터를 지속적으로 유지할 수 있는 고속 메모리에 해당한다. DRAM과 달리 주기적으로 데이터를 Refresh할 필요가 없다.

 

SRAM은 총 6개의 트랜지스터로 구성된다. 

 

두 개의 인버터가 교차 연결되어 래치 구조로 데이터를 저장한다.

 

Word Line과 Bit Line과 6개의 트랜지스터를 통해 데이터를 읽고 쓸 수 있다.

---

SRAM의 구조

SRAM은 위와 같이 6개의 트랜지스터와 Bit Line, Word Line으로 구성되어 있다.

 

중앙 4개의 트랜지스터는 위 그림과 같이 2개 인버터가 교차해 있는 래치 구조로 표현할 수 있다.

---

Word Line

 

1. 셸 선택

SRAM 셸 배열에서 특정 행을 선택하는 신호선이다.

읽기 또는 쓰기 동작을 위해서는 필수적으로 선택되어야 한다.

2. 읽기/쓰기 제어

읽기 동작 : 선택된 행의 셸에서 저장된 데이터가 Bit Line으로 전달된다.

쓰기 동작 : Bit Line의 데이터가 선택된 행의 셸에 기록된다.

 

WL = 1일 때 Bit Line과 메모리 셸 내부 Q, Q_bar 노드와 연결된다.

WL = 0일 때 Bit Line과 메모리 셸 내부 Q, Q_bar 노드의 연결이 끊긴다. 메모리 셸은 래치 구조에 의해 데이터를 유지한다.

---

Bit Line

 

1. 데이터 전송

- 읽기 동작

Bit Line은 선택된 셸의 데이터를 읽어들인다. 센스 앰프가 비트 라인의 전압 변화를 감지하여 데이터를 읽는다.

Word Line이 활설화되면, 셸의 데이터(Q, Q_bar)가 비트 라인으로 전달된다. 센스 앰프가 BL과 BL_bar의 전압 차이를 감지하여 데이터를 읽어낸다.

- 쓰기 동작

Bit Line은 쓰려는 데이터를 선택된 셸에 전달한다.

Bit Line에 쓰려는 데이터를 설정한 후, Word Line을 활서오하하여 데이터가 셸 내부로 전달된다.

 

2. 센스 앰프 및 프리차지 회로

- 센스 앰프

Bit Line의 전압 변화를 증폭하여 데이터를 읽너낸다. 센스 앰프는 BL과 BL_bar의 전압 차이를 감지한다.

- 프리차지 회로

읽기 동작 전에 비트 라인을 VDD/2로 설정하여, 읽기 동작 시 전압 변화를 쉽게 감지할 수 있게 한다.

(위 내용에 대해 추가 설명하자면 BL, BL_bar는 서로 반대 신호를 가지고 있다. 하지만 VDD/2 신호를 전달하게 되면 BL, BL_bar은 값은 신호값을 가지게 되고, Word Line을 통해 메모리 셸과 연결되면 메모리 셸의 Q, Q_bar 신호에 의해 BL, BL_bar의 전압 차이가 발생하게 되고, 빠르게 0, 1 신호로 변경되어 해당 Bit Line 신호를 통해 내부 메모리 셸 데이터를 읽을 수 있다.)

---

 

SRAM의 동작 원리

 

- 쓰기 동작

1. WL 활성화 : WL이 활성화되면 M5, M6가 켜진다.

2. BL 설정 : BL에 쓰려는 데이터를 설정한다.

3. 데이터 전송 : 설정된 BL 데이터가 셸 내부 노드 Q, Q_bar에 전달된다.

4. WL 비활성화 : WL이 비활성화되면, M5, M6가 꺼지고, 내부 교차 인버터에 설정된 값이 저장된다.

 

- 읽기 동작

1. 프리차지 상태 : BL, BL_bar이 동일한 전압(VDD/2)으로 설정된다.

2. WL 활성화 : WL이 활성화되어 M5, M6가 켜진다.

3. 데이터 읽기 : 메모리 셸 내부의 데이터 Q, Q_bar가 BL으로 전달되어 전압 차이를 만든다.

4. 센스 앰프 : BL 간의 전압 차이를 증폭하여 데이터를 읽어낸다.

---

- SRAM은 DRAM보다 빠르게 데이터를 읽고 쓸 수 있다.

- 전원이 공급되는 한 데이터를 지속적으로 유지한다.

- 셸당 6개의 트랜지스터를 사용하여 상대적으로 복잡하고 면적을 많이 차지한다.

- 전원이 공급되는 동안 지속적으로 전력을 소비한다.