Half AdderABSUMCARRY0000011010101101 Half Adder의 진리표를 보게되면 SUM의 경우 XOR, Carry의 경우 AND Gate와 동일한 것을 볼 수 있다.기존에 생성한 Symbol을 이용하여 Half Adder를 생성할 수 있다.SchematicSimulation Simulation을 보게되면 진리표와 같이 SUM과 CARRY의 신호가 정상적으로 나오는 것을 확인할 수 있다.Layout 기존의 XOR, NAND, NOT Layout을 이용하여 Half Adder Layout을 쉽게 설계할 수 있다.Full Adder VINAVINBCINSUMCARRY0000000110010100110110010101011100111111 Schematic Simulation Layout
