잇!(IT) 블로그

Setup Time과 Hold Time은 디지털 회로에서 Filo Flop이 데이터를 안정적으로 샘플링하고 저장하기 위해 필요한 중요한 타이밍 제약이다.Setup TimeSetup Time은 Clock의 활성 엣지가 발생하기 전에 입력 데이터가 안정적으로 유지되어야 하는 최소 시간을 의미한다. FF이 데이터를 제대로 샘플링하려면, Clock 신호가 Edge에 도달하기 전에 입력 데이터가 미리 정해진 시간 동안 안정적인 상태를 유지해야 한다. Hold TimeHold Time은 Clock의 활성 엣지가 발생한 후에도 입력 데이터가 안정적으로 유지되어야 하는 최소 시간을 의미한다. Clock Edge가 발생한 후 즉시 데이터가 변하면, FF은 데이터를 잘못 샘플링할 수 있기 때문에 일정 시간 동안 데이터를 ..

https://insoobaik.tistory.com/719 컴퓨터 구조 및 CPU 동작 원리 (3) - 32 Bit RISC CPU(Pipeline) RTL 설계https://insoobaik.tistory.com/717 컴퓨터 구조 및 CPU 동작 원리 (1) - 기본 개념목차컴퓨터의 구성요소 5가지Absractions and ISADefining PerformanceInstruction SetMIPS Arithmetic OperationRegister OperandsMemory OperandsImmediate Opeinsoobaik.tistory.comRTL 설계에 이어서 Simulation 분석을 해 볼 것이다.Schematic빨간색은 D/FF Reference를 포함한 InstMem, Contr..

https://insoobaik.tistory.com/717 컴퓨터 구조 및 CPU 동작 원리 (1) - 기본 개념목차컴퓨터의 구성요소 5가지Absractions and ISADefining PerformanceInstruction SetMIPS Arithmetic OperationRegister OperandsMemory OperandsImmediate Operands컴퓨터의 구성요소 5가지1. Datapath : 데이터에 대한 연산 수행2. Contrinsoobaik.tistory.com https://insoobaik.tistory.com/718 컴퓨터 구조 및 CPU 동작 원리 (2) - CPU 동작 구조 (Pipelining)9개의 Instruction을 통해 CPU 동작 원리를 설명할 것이다...

https://insoobaik.tistory.com/717 컴퓨터 구조 및 CPU 동작 원리 (1) - 기본 개념목차컴퓨터의 구성요소 5가지Absractions and ISADefining PerformanceInstruction SetMIPS Arithmetic OperationRegister OperandsMemory OperandsImmediate Operands컴퓨터의 구성요소 5가지1. Datapath : 데이터에 대한 연산 수행2. Contrinsoobaik.tistory.com기본 개념에 이어 9개의 Instruction을 통해 CPU 동작 원리를 설명할 것이다.- Insturction Memory Reference : lw, swArithmetic / Logical : add, sub, ..

목차컴퓨터의 구성요소 5가지Absractions and ISADefining PerformanceInstruction SetMIPS Arithmetic OperationRegister OperandsMemory OperandsImmediate Operands컴퓨터의 구성요소 5가지1. Datapath : 데이터에 대한 연산 수행2. Control : Datapath, Memory, I/O Device 등의 동작을 제어3. Memory : 데이터 저장4. 5. Input & Output : 주변 기기들과 컴퓨터 사이에 발생하는 입출력Absractions and ISA1. Abstraction : 추상화복잡한 시스템이나 문제를 간단한 모델이나 개념으로 표현하는 과정(1) 데이터 추상화 (2) 절차적 추상화 ..

FPGA : ZYNQ7000Version : 2022.2 Vitis Run As -> Launch Hardware 실행 시 아래와 같이 에러가 지속적으로 발생하게 된다.can't read "map": no such variable 에러는 Xilinx 측에서도 인지하고 있는 에러에 해당한다. https://support.xilinx.com/s/article/000034848?language=en_US 000034848 - 2022.2 Vitis: ERROR : Can't read "map": no such variable when trying to launch application on my targetWhen trying to debug or run my user application in Vitis, ..

https://insoobaik.tistory.com/711 이전 글을 통해 Vivado에서 제공하는 AXI4-Lite Interface를 알아보았다. 이번 시간에는 AXI4-Lite를 이용하여 PS(Vitis)에서 값을 입력하면 해당 Freq가 PL(FPGA)의 Clock 모듈의 Clock으로 동작하여 시계가 동작하도록 구현할 것이다.* Clock의 경우 100MHz를 사용한다. Block Diagram Watch_Top.v먼저 시계를 담당하는 Module의 경우 Input- clk- rst- run_en : HIGH일 때 시계 동작- freq : 현재 Clock이 100MHz이고, 입력 freq를 설정하여 시계의 속도를 조절한다. (freq = 100000000일 경우 1초에 해당한다.) Output..

Jupyter Notebook을 이용한 ROS2 1. 기본적인 pyplot, numpy를 사용하여 그래프 그리기pip3 install matplotlib데이터 시각화를 위한 라이브러리인 matplotlib을 사용하기 위해 설치해준다. 데이터 시각화를 위한 pyplot과, 수학적 수치 계산을 위한 numpy를 사용하기 위해 import 해준다. arange 함수를 사용하여 0~6까지 0.01 단위로 숫자의 배열을 생성한다. 위에서 생성한 배열을 pi와 sin 함수를 이용하여 계산한다.y.shape의 결과로 600개의 요소를 가진 1차원 배열을 나타낸다. plt에 있는 figure, plot, grid, show 함수를 이용하여 위와 같이 sin 함수를 시각적 그래프로 그려낸다. figure() : 그림의 ..