잇!(IT) 블로그

UART란UART(Universal asynchronous receiver/transmitter)는 병렬 데이터의 형태를 직렬 방식으로 전환하여 데이터를 전송하는 컴퓨터 하드웨어의 일종이다.통신 데이터는 메모리 또는 레지스터에 들어 있어 이것을 차례대로 읽어 직렬화 하여 통신한다. 최대 8비트가 기본 단위이다.UART는 일반적으로 컴퓨터나 주변 기기의 일종으로 병렬 데이터를 직렬화 하여 통신하는 개별 집적 회로다.비동기 통신이므로 동기 신호가 전달되지 않는다. 따라서 수신 쪽에서 동기신호를 찾아내어 데이터의 시작과 끝을 시잔적으로 알아 처리할 수 있도록 약속되어 있다. 비트수1234567891011 시작 비트(Start bit)5~8 데이터 비트패리티 비트(Parity bit)종료 비트(Stop bit(..

FPGA 내부의 디지털 회로 구성에 있어 가장 기본이 되는 요소는 LUT와 FF(Filp-Flop)이다. 이 중 LUT에 대해 알아보겠다. -  LUT(Look-Up Table)LUT는 입력값에 따라 미리 정의된 출력값을 반환하는 테이블 형태의 데이터 구조다.디지털 회로에서 복잡한 논리나 연산을 간단한 테이블 조회로 처리할 수 있게 해준다. 기본적으로 FPGA는 4-INPUT LUT를 사용하는데 (5-INPUT, 6-INPUT도 존재한다.) 4개의 input 조합할 수 있는 모든 Bool 함수 구현이 가능하다.y = (a & b) | c위 로직은 아래와 같아 AND, OR 게이트를 사용해서 다음과 같이 구성할 수 있다.  abcd00000011010001111000101111011111위 로직에 대한 진..

TTL - 트랜지스터를 사용한 디지털 논리 회로 74시리즈7,8 GND 14 VCC 전압 공급 장치에서 0~5V까지 올려본다. 5V에서 high로 인지한다.  전류의 흐름을 방해하는 것이 저항 VCC, GND 등 기호가 다르면 서로 다른 VCC, GND에 해당한다. 구분해서 사용해야 한다. chip 사이즈 가져오는거 중요하다.mm 단위를 일반적으로 많이 가져온다. 1608을 많이 사용한다. 1608은 1.6mm 0.8mm에 해당한다.RLC 어떤 사이즈를 사용하는지 확인해야 한다.보드랑 FootPrint랑 부품이랑 사이즈를 전부 사이즈 확인을 해야한다. 브래드보드 :파란색 GND, 빨간색 5V판마다 있는 GND끼리 점프선을 통해 연결해야 같은 GND로 인식된다.Input, Output을 확인해야 한다. H..

N형 반도체 N형 반도체 영역은 자유 전자가 풍부하고 양의 공환이 부족한 반도체 P형 반도체 P형 반도체 영역은 양의 공환이 풍부하고 전자가 부족한 반도체 양공은 전자를 이동시키고 전류를 생성할 수 있다. 실리콘 Si는 반도체 산업에서 가장 널리 사용되는 물질 중 하나다. 4개의 전자를 가진 외각 전자껍질을 가지고 있어, 불순문 첨가를 통해 P형 반도체와 N형 반도체를 만든다. P형 반도체를 만들기 위해서는 3족 원소를 첨가하여 최외각 전자가 1개 부족한 상태 = 정공이 하나 발생하게 된다. N형 반도체를 만들기 위해서는 5족 원소를 첨가하여 최외작 전자가 5개로 전자 1개가 남게된다. PN 접합 다이오드 P형 반도체와 N형 반도체를 접합시켜 만든 부품 한쪽 방향으로만 전류가 흐르는 특징을 가진다. p형..

SPI는 주변 장치들과의 통신을 위한 시리얼 통신 프로토콜을 구현하는데 사용된다. SPI는 다음과 같은 구성 요소로 구성된다. 1. Master와 Slave : SPI 통신은 하나의 마스터와 하나 이상의 슬레이브로 구성된다. 마스터는 통신을 제어하고 슬레이브 간에 데이터를 전송한다.2. Serial 데이터 전송 : SPI는 시리얼 방식으로 데이터를 전송한다. 이것은 비트 단위로 직렬로 전송되며, 일반적으로 데이터는 MSB 또는 LSB부터 전송된다.3. 시간 동기화 : SPI는 시간 동기화 방식을 사용하여 통신한다. 마스터는 클럭 신호를 생성하여 통신 속도를 제어하며, 데이터는 클럭 신호의 edge에 따라 전송된다.4. 전송 모드 : SPI는 여러 전송 모드를 지원한다. 주로 사용되는 모드에는 CPOL 및..

- 자료형과 연산자- Verilog 연산자- 게이트 수준 모델링- 할당문- 행위수준 모델링- 구조적 모델링자료형과 연산자Verilog 자료형논리값0 : 거짓, 1 : 참, x : unknown, z : high-impedance (구동자가 없는 상태)net 자료형wire, tri, wand, wor, triand, trior, supply0, supply1, tri0, tri1, triregnet는 값을 저장하지 않으며(단, trireg net는 예외임), 연속 할당문, 게이트 프리미티브 등과 같은 구동자의 값에 의해 net의 값이 연속적으로 유지된다.net에 구동자가 연결되어 있지 않으면, default 값인 high-impedance(z)가 된다.net 자료형을 선언하는 문법은 net, paramet..