잇!(IT) 블로그

- FIFO RTL 설계https://insoobaik.tistory.com/678FIFO RTL 설계 및 PnR 후 netlist, sdf 파일을 통한 Simulation Delay 확인Metastability를 방지하기 위한 DFF 추가 구현FIFO Buffer의 Read, Write 동작 Clock Domain을 별도로 지정하여 CDC 구현Full, Empty 구분을 위한 Pointer의 경우 Gray Counter를 사용  Async FIFO Interface 설계를 위한 필요 개념 정리 글- FIFO 이론https://insoobaik.tistory.com/676 FIFO - 구조 및 동작 원리 (1)FIFO(First In, First Out)먼저 들어온 데이터가 먼저 나가게 되는 데이터 처리..

- UARThttps://insoobaik.tistory.com/658STM32 - FPGA UART Interface를 이용한 DC Motor 제어FPGA ILA를 이용하여 STM32 UART Signal Verification 및 Cadence Synthesis ~ Post Simulation Delay 및 결과 확인- SPIhttps://insoobaik.tistory.com/651아두이노 - FPGA SPI Interface를 이용한 DC Motor 제어하기https://insoobaik.tistory.com/648 SPI 설계 - 신호 검증 (ILA) & (Cadence) Synthesis ~ POST SIMhttps://insoobaik.tistory.com/571 SPI - Serial Pe..

- CPUhttps://insoobaik.tistory.com/719 컴퓨터 구조 및 CPU 동작 원리 (3) - 32 Bit RISC CPU(Pipeline) RTL 설계 ~INGhttps://insoobaik.tistory.com/717 컴퓨터 구조 및 CPU 동작 원리 (1) - 기본 개념목차컴퓨터의 구성요소 5가지Absractions and ISADefining PerformanceInstruction SetMIPS Arithmetic OperationRegister OperandsMemory OperandsImmediate Opeinsoobaik.tistory.com- 컴퓨터 구조 및 CPU 동작 원리 (3) - 32 Bit RISC CPU(Pipeline) RTL 설계 https://insoo..

Cadence- Synthesishttps://insoobaik.tistory.com/580 Cadence - Synthesis / Pre_layout SimulationSynthesisSynthesis(합성)는 고수준의 HDL 코드를 하드웨어 리소스로 변환하여 구현 가능한 하드웨어로 만드는 작업이다. 합성을 하기 위해서는 게이트에 대한 정보(delay 등)를 담고 있는 [.lib 파일],insoobaik.tistory.comCadence의 Genus를 사용하여 Synthesis 후 생성된 netlist, sdf 파일을 통한 Pre_Layout Simulation을 통해 Delay 확인- PnRhttps://insoobaik.tistory.com/622 Innovus - P&R (SETUP ~ GDSII..

- Alaram Clock 설계 및 구현https://insoobaik.tistory.com/647 STM32 - 알람 시계 구현하기 (1) (시간, 알람 띄우기)이번 글에서는 알람 시계를 가장 기본 단계에서 구현할 것이다.1. 지정한 날짜, 시간을 기준으로 시계가 동작하고2. 알람으로 설정한 시간에 Alarm이 울렸다는 화면을 띄우는 작업을 할 것이다. htinsoobaik.tistory.comSTM32429ZI Nucleo Board와 PCF8574 I2C Chip을 내장한 LCD 모듈을 이용하여 Digital Alaram Clock 구현I2C, TIM, RTC 여러 HAL 함수를 이용하여 LCD에 시간을 나타내고 정해진 시간에 Buzzer의 PWM 기능을 통해 알람이 울리도록 구현 Alaram Cl..

- Inverterhttps://insoobaik.tistory.com/641 Virtuoso - 기본 Tool 사용법 + Inverter 만들기 (Schemetic ~ LVS)Library Manager 생성 라이브러리 매니저의 Library, Cell, View 생성을 통해 schematic, layout, symbol를 생성하여 사용할 수 있다. Library 생성 Attach to an existing technology library를 선택해준다. 사용할 gpdk 파일insoobaik.tistory.comInverter 설계 및 Virtuoso Tool 기본 사용 법- 2NAND / 2NORhttps://insoobaik.tistory.com/679 Virtuoso - 2NAND / 2NOR (..