- CPU
https://insoobaik.tistory.com/719
컴퓨터 구조 및 CPU 동작 원리 (3) - 32 Bit RISC CPU(Pipeline) RTL 설계 ~ING
https://insoobaik.tistory.com/717 컴퓨터 구조 및 CPU 동작 원리 (1) - 기본 개념목차컴퓨터의 구성요소 5가지Absractions and ISADefining PerformanceInstruction SetMIPS Arithmetic OperationRegister OperandsMemory OperandsImmediate Ope
insoobaik.tistory.com
- 컴퓨터 구조 및 CPU 동작 원리 (3) - 32 Bit RISC CPU(Pipeline) RTL 설계
https://insoobaik.tistory.com/591
Xcelium, Verilog를 이용한 CPU RISC 구조 설계
CPU RSIC Multiplexor Driver ALU Controller Register Memory Counter RISCCPU CPU (Central Processing Unut) : 중앙 처리 장치 - CPU는 4단계의 사이클로 명령어를 처리한다.1. Fetch : 명령어 인출 - CPU에서 명령어를 읽어온다.2
insoobaik.tistory.com
- 16 Bit CPU (RISC) RTL 설계 및 Test Bench 확인
- Cache
https://insoobaik.tistory.com/666
RTL 설계 - CACHE(Two Port SRAM) 동작 과정 및 설명
■ CACHE 구조 https://insoobaik.tistory.com/661 Cache 구조 및 동작 원리보호되어 있는 글입니다. 내용을 보시려면 비밀번호를 입력하세요.insoobaik.tistory.comCACHE에 대한 내용은 위 글을 참조하길 바랍니다.
insoobaik.tistory.com
- Cache RTL 설계 및 Simulation 분석
- SRAM
https://insoobaik.tistory.com/665
RTL 설계 - SRAM (`ifdef를 이용한 FPGA, ASIC 코드 분리)
https://insoobaik.tistory.com/660 SRAM 구조 및 동작 원리보호되어 있는 글입니다. 내용을 보시려면 비밀번호를 입력하세요.insoobaik.tistory.comSRAM에 대한 내용은 위 글을 참고한다.■ SRAM SRAM은 기본적으로
insoobaik.tistory.com
SRAM RTL 설계 및 Simulation 분석
CACHE, DRAM, CPU - RTL 설계를 위한 필요 개념 정리 글
- CPU
https://insoobaik.tistory.com/718
컴퓨터 구조 및 CPU 동작 원리 (2) - CPU 동작 구조 (Pipelining)
https://insoobaik.tistory.com/717 컴퓨터 구조 및 CPU 동작 원리 (1) - 기본 개념목차컴퓨터의 구성요소 5가지Absractions and ISADefining PerformanceInstruction SetMIPS Arithmetic OperationRegister OperandsMemory OperandsImmediate Ope
insoobaik.tistory.com
- 컴퓨터 구조 및 CPU 동작 원리 (2) - CPU 동작 구조 (Pipelining)
https://insoobaik.tistory.com/717
컴퓨터 구조 및 CPU 동작 원리 (1) - 기본 개념
목차컴퓨터의 구성요소 5가지Absractions and ISADefining PerformanceInstruction SetMIPS Arithmetic OperationRegister OperandsMemory OperandsImmediate Operands컴퓨터의 구성요소 5가지1. Datapath : 데이터에 대한 연산 수행2. Contr
insoobaik.tistory.com
- 컴퓨터 구조 및 CPU 동작 원리 (1) - 기본 개념
https://insoobaik.tistory.com/671
CPU 구조 및 동작 원리 (1)
CPU(Central Processing Unit) 중앙 처리 장치컴퓨터에서 프로그램 명령을 해석하고 실행하는 장치 ■ CPU 동작 원리 - CU (Control Unit) (제어 장치)명령어를 해석하고 실행 순서를 제어한다.ALU와 Register들
insoobaik.tistory.com
- CPU (RISC) 구조 및 동작 (Instruction) 원리
https://insoobaik.tistory.com/673
CPU 구조 및 동작 원리 (RISC, Pipeline, Hazard) (2)
https://insoobaik.tistory.com/671CPU 구조 및 동작 원리 (1)에 이어 조금 더 자세히 CPU 구조 및 동작 원리에 대해 알아볼 것이다. 16비트의 컴퓨터에서는 명령어가 16비트로 구성된다.Opcode와 Operand 부분으
insoobaik.tistory.com
- CPU RISC, Pipeline, Hazard...
- Cache
https://insoobaik.tistory.com/661
Cache 구조 및 동작 원리
Cache Cache는 컴퓨터 시스템에서 데이터 접근 속도를 향상시키기 위해 사용하는 고속 메모리다. CPU와 메인 메모리(DRAM) 간의 데이터 전송 속도 차이를 줄여서 전체 시스템의 성능을 개선하는 역할
insoobaik.tistory.com
Cache Hit, Miss, Latency, Tag, Index, Byte Offset 등 Cache Controller 구조 및 동작
- DRAM
https://insoobaik.tistory.com/662
DRAM 구조 및 동작 원리 (1)
DRAM (Dynamic Random Access Memory) DRAM은 캐패시터와 트랜지스터로 이루어져 있으며, 6개의 트랜지스터를 사용하는 SRAM보다 처리 속도는 느리지만 구조가 단순하고, 최대한 많은 용량을 저장하기 위해
insoobaik.tistory.com
DRAM 구조 및 동작 원리 StandBy, Read, Write
https://insoobaik.tistory.com/668
DRAM 구조 및 동작 원리 (2)
https://insoobaik.tistory.com/662(1)에 이어 DRAM 구조 및 동작 원리에 대해 자세히 알아볼 것이다.■ DRAM Structure 컴퓨터 내부를 보게 되면 램 슬롯에 위와 같은 DRAM 모듈을 본적이 있을 것이다.DRAM은 앞 뒤
insoobaik.tistory.com
DRAM Structure (Rank, Bank, Chip...), Signal (RAS, CAS...)
- SRAM
https://insoobaik.tistory.com/660
SRAM 구조 및 동작 원리
SRAM (Static Random Access Memor) 전원이 공급되는 한 데이터를 지속적으로 유지할 수 있는 고속 메모리에 해당한다. DRAM과 달리 주기적으로 데이터를 Refresh할 필요가 없다. SRAM은 총 6개의 트랜지스터
insoobaik.tistory.com
SRAM 구조 및 동작 원리 (Word Line, Bit Line)
- NAND
https://insoobaik.tistory.com/670
NAND 구조 및 동작 원리
NAND는 Flash Memory와 같은 대용량 저장 장치에서 널리 사용된다.DRAM보다 속도가 10000배정도 느리지만 집적도가 높다는 장점있다.■ NAND Cell 구조NAND Cell은 위 그림처럼 우리가 아는 NMOS 트랜지스터와
insoobaik.tistory.com
NAND 구조 및 동작 원리 (Read, Write)
RISC, Pipeline, Hazard
'Portfolio, Project > Portfolio(Semiconductor)' 카테고리의 다른 글
| Portfolio - Async FIFO Interface 설계 및 Syn ~ PnR (0) | 2024.09.07 |
|---|---|
| Portfolio - UART / SPI Interface 설계 및 이를 이용한 DC_Motor PWM 제어 (0) | 2024.09.07 |
| Portfolio - Synthesis, Pre-Layout Simulation / Auto PnR, Post-Layout Simulation (0) | 2024.09.07 |
| Portfolio - I2C Interface를 이용한 Alaram Clock 구현 (0) | 2024.09.07 |
| Portfolio - Virtuoso를 이용한 Layout Design (0) | 2024.09.07 |