728x90

반도체, 임베디드 Study/PCB 5

PCB - up_down_controller 설계 4 (PCB 설계)

Design 탭 - Shapes 탭 Gerber 설정 ▶ Thru pins (스루홀의 단열판 연결 타입) : Orthogonal ▶ Minimum connects (단열판의 최소 연결선의 수) : 1 ▶ Use fixed width oversize of (단열판과 네트 사이의 연결선의 두께 설정) : 0. Grid 설정 Non-Etch의 경우 보드 외각선등 동박 영역 이외의 작성 시 사용되는 Grid이며, All Etch(TOP, BOTTOM)의 경우 전기적 접속을 이루는 동박 영역에서의 작업 Grid, 즉, 배선, 카퍼 작업 시 Grid를 설정할 수 있다. Layer 설정 보드외곽선 생성 - 기구 홀 및 주요 부품 배치하기 주요 부품 배치 - 치수보조선 치수보조선 그리기 - 실크 데이터 작성 Text ..

PCB - up_down_controller 설계 3 (FootPrint, Via Pad 설계 / PCB Footprint 확인 및 설정 / Netlist 파일 생성 및 import)

Via Pad 전원네트의 Via Hole / Via Pad : 0.5mm / 0.8mm 그 외 네트의 Via Hole / Via Pad : 0.3mm / 0.5mm Routing 작업을 위한 via_power pad 생성 Routing 작업을 위한 via 생성 Footprint 확인 C:/Cadence/SPB_17.4/share/pcb/pcb_lib/symbols 해당 경로에 .dra 즉 Footprint 파일들이 저장되어 있고 Package symbols를 통해 Footprint를 확인할 수 있는 경로다. 위와 같이 이전에 생성한 FootPrint 들이 생성되어 있는 것을 확인 할 수 있다. PCB Footprint 설정 capture CIS에서 작업한다. (이전에 작업한 Capture CIS 파일을 ..

PCB - up_down_controller 설계 2 (FootPrint 설계)

※ 작업경로(C:\SPB_Data)에 폴더명을 Symbols로 입력해야 직접 만든 라이브러리를 인식할 수 있다. - J1 커넥터 (HEADER 10) 조건에 맞게 수정 후 Update to Design을 통해 update 해준다. 선의 조건을 입력하고 조건에 맞게 그려준다. Command : x –3.1 5.08 ▶ ix 8.75 ▶ iy –20.32 ▶ ix –8.75 ▶ iy 20.32 Package Geometry : Assembly TOP, Silkscreen TOP에 대하여 외각선을 그려준다. Silkscreen_Top으로 위 부분도 생성해준다. * 문제에 외각선에 대한 정보가 주어지지 않으면 눈짐작으로 그리면 된다. - 조립을 위한 참조번호 입력하기 * Footprint 영역은 Place_Bo..

PCB 설계 - LED Counter

Lab D-2 부품 배치 / 배선COUT 12의 X의 경우 위와 같이 설정 할 수 있다.Lab D-3 Footprint 생성 Padstack 생성 Package Symbol 제작 PIN 배치 Package Symbol의 Place Bound 설정  Package Symbol의 참조번호 설정현재까지 한 내용들이 저장되면 위와 같은 문구가 Command 창에 나오게 된다.Lab D-4 PCB Footprint 설정 PCB Footprint 속성 부여Lab D-5 Design Rules Check / Netlist 생성 Netlist 생성Lab D-6 PCB Editor 환경설정Lab D-7 Board Outline 생성Lab D-8 PCB 부품 배치/배선Netlist가 있는 디렉토리를 지정하면 Netlist..

PCB 회로 설계

OrCAD Capture Techniques Chapter 1: OrCAD Capture PCB(Printed Circuit Board) Footpring 작성 Footprint : 실장 부품을 삽입하였을 때 위에서 본 형상과 부품의 핀에 대한 정보 및 설계에 필요한 기타 데이터를 포함하는 데이터 Room 설정 Differential Pair 설정 배선 시 동시에 배선되며 길이 및 배선 간격이 동일하게 설정된다. 결과물 확인 Create Netlist Netlist를 생성하는 이유는 전자 회로 설계 및 시뮬레이션을 위한 것이다. NetList Files가 allegro라는 이름으로 생성된다. NetList : 회로 기판의 구성 요소(Components)와 해당 구성 요소들 간의 연결을 설명하는 파일 또는..

728x90