잇!(IT) 블로그

※ 작업경로(C:\SPB_Data)에 폴더명을 Symbols로 입력해야 직접 만든 라이브러리를 인식할 수 있다. - J1 커넥터 (HEADER 10) 조건에 맞게 수정 후 Update to Design을 통해 update 해준다. 선의 조건을 입력하고 조건에 맞게 그려준다. Command : x –3.1 5.08 ▶ ix 8.75 ▶ iy –20.32 ▶ ix –8.75 ▶ iy 20.32 Package Geometry : Assembly TOP, Silkscreen TOP에 대하여 외각선을 그려준다. Silkscreen_Top으로 위 부분도 생성해준다. * 문제에 외각선에 대한 정보가 주어지지 않으면 눈짐작으로 그리면 된다. - 조립을 위한 참조번호 입력하기 * Footprint 영역은 Place_Bo..

using System; using System.Collections.Generic; using System.Linq; using System.Text; using System.Threading.Tasks; namespace test { internal class Program { static int play = 0; static int win = 0; static int lose = 0; static void game() { Random rnd = new Random(); int rndNum = rnd.Next(1, 101); int cnt = 0; while (cnt < 10) { Console.WriteLine($"\n[숫자를 맞춰보세요]"); int answer = Convert.ToInt32(C..

SynthesisSynthesis(합성)는 고수준의 HDL 코드를 하드웨어 리소스로 변환하여 구현 가능한 하드웨어로 만드는 작업이다. 합성을 하기 위해서는 게이트에 대한 정보(delay 등)를 담고 있는 [.lib 파일], 코드로 작성한 디지털 회로 설계 파일 [.v 파일], CLK 정보를 담고 있는 [.sdc] 파일이 필요하다. run_counter.tclset_db init_lib_search_path ../../LIB/ // 라이브러리 파일 위치set_db init_hdl_search_path ./rtl/ // hdl 파일 경로read_libs slow_vdd1v0_basicCells.lib // lib 파일명read_hdl counter.v // hdl 파일명elaborateread_s..

배열 코드 작성 연습 array_score.cs using System; using System.Collections.Generic; using System.Linq; using System.Text; using System.Threading.Tasks; namespace array_score { class Program { static int sum_score(int a, int b, int c) { int sum = 0; sum = a + b + c; return sum; } static int avg_score(int a, int b, int c) { int avg = 0; avg = Convert.ToInt32((a + b + c) / 3); return avg; } static void prin..

- 실습 과제명 : 기본 논리 게이트를 이용한 아두이노 IC Chip 설계 및 Code 구현 - 실습 인원 : 1명 - 실습 목표 : 아두이노, IC Chip, 아두이노 IDE를 이용하여 기본 논리 게이트 구현 - 사용 장비 및 기술 : 아두이노, IC Chip, 아두이노 IDE 목차 NOT 게이트 (아두이노) AND 게이트 (아두이노) OR 게이트 (아두이노) NAND 게이트 (아두이노) NOR 게이트 (아두이노) XOR 게이트 (아두이노) C언어를 이용한 기본 논리게이트 구현 (NOT, AND, OR, NAND, NOR, XOR) 1. NOT 게이트 (7404) (SN74HC04N) Datasheet Datasheet를 통해 0을 입력하면 1을 출력하고 1을 입력하면 0을 출력하는 것을 확인할 수 있..

TTL - 트랜지스터를 사용한 디지털 논리 회로 74시리즈7,8 GND 14 VCC 전압 공급 장치에서 0~5V까지 올려본다. 5V에서 high로 인지한다.  전류의 흐름을 방해하는 것이 저항 VCC, GND 등 기호가 다르면 서로 다른 VCC, GND에 해당한다. 구분해서 사용해야 한다. chip 사이즈 가져오는거 중요하다.mm 단위를 일반적으로 많이 가져온다. 1608을 많이 사용한다. 1608은 1.6mm 0.8mm에 해당한다.RLC 어떤 사이즈를 사용하는지 확인해야 한다.보드랑 FootPrint랑 부품이랑 사이즈를 전부 사이즈 확인을 해야한다. 브래드보드 :파란색 GND, 빨간색 5V판마다 있는 GND끼리 점프선을 통해 연결해야 같은 GND로 인식된다.Input, Output을 확인해야 한다. H..

Lab D-2 부품 배치 / 배선COUT 12의 X의 경우 위와 같이 설정 할 수 있다.Lab D-3 Footprint 생성 Padstack 생성 Package Symbol 제작 PIN 배치 Package Symbol의 Place Bound 설정  Package Symbol의 참조번호 설정현재까지 한 내용들이 저장되면 위와 같은 문구가 Command 창에 나오게 된다.Lab D-4 PCB Footprint 설정 PCB Footprint 속성 부여Lab D-5 Design Rules Check / Netlist 생성 Netlist 생성Lab D-6 PCB Editor 환경설정Lab D-7 Board Outline 생성Lab D-8 PCB 부품 배치/배선Netlist가 있는 디렉토리를 지정하면 Netlist..

N형 반도체 N형 반도체 영역은 자유 전자가 풍부하고 양의 공환이 부족한 반도체 P형 반도체 P형 반도체 영역은 양의 공환이 풍부하고 전자가 부족한 반도체 양공은 전자를 이동시키고 전류를 생성할 수 있다. 실리콘 Si는 반도체 산업에서 가장 널리 사용되는 물질 중 하나다. 4개의 전자를 가진 외각 전자껍질을 가지고 있어, 불순문 첨가를 통해 P형 반도체와 N형 반도체를 만든다. P형 반도체를 만들기 위해서는 3족 원소를 첨가하여 최외각 전자가 1개 부족한 상태 = 정공이 하나 발생하게 된다. N형 반도체를 만들기 위해서는 5족 원소를 첨가하여 최외작 전자가 5개로 전자 1개가 남게된다. PN 접합 다이오드 P형 반도체와 N형 반도체를 접합시켜 만든 부품 한쪽 방향으로만 전류가 흐르는 특징을 가진다. p형..

(기본적인 Linux 사용법은 알고 있다고 가정한다.) Xcelium 기본 명령어 csh : C Shell의 약어xrun : 시뮬레이션을 실행하는 데 사용되며, 다양한 옵션을 설정하여 시뮬레이션 동작을 제어할 수 있다.-access +rwc : 디자인 파일에 대한 액세스 권한을 설정한다. +rwc는 읽기, 쓰기 및 변경이 가능한 엑세스를 의미한다.-gui : GUI를 열도록 한다. 시뮬레이션 결과 및 디버깅 정보를 시각적으로 확인할 수 있다. Verilog를 이용하여 코드를 작성한다. Verilog Code nor3_bitop.vmodule nor3_bitop ( input [2:0] a, output out_nor3 ); assign out_nor3 =..

SPI는 주변 장치들과의 통신을 위한 시리얼 통신 프로토콜을 구현하는데 사용된다. SPI는 다음과 같은 구성 요소로 구성된다. 1. Master와 Slave : SPI 통신은 하나의 마스터와 하나 이상의 슬레이브로 구성된다. 마스터는 통신을 제어하고 슬레이브 간에 데이터를 전송한다.2. Serial 데이터 전송 : SPI는 시리얼 방식으로 데이터를 전송한다. 이것은 비트 단위로 직렬로 전송되며, 일반적으로 데이터는 MSB 또는 LSB부터 전송된다.3. 시간 동기화 : SPI는 시간 동기화 방식을 사용하여 통신한다. 마스터는 클럭 신호를 생성하여 통신 속도를 제어하며, 데이터는 클럭 신호의 edge에 따라 전송된다.4. 전송 모드 : SPI는 여러 전송 모드를 지원한다. 주로 사용되는 모드에는 CPOL 및..